ページング構造を提案し、この構造を持つFPGAとそのための合成アルゴリズムを設
計し，例題をもとに評価する.
ページング構造とはFPGA上の各設定項目に対し複数の記憶装置とマルチプレクサを
設ける構造である．システムの動作設定を動作と平行して書きかえ，一度に変更す
ることができ，動的再構成の遅延を軽減することができる．
この構造に対する回路合成では従来型のFPGAに対する回路合成に加え、各ページへ
の機能部品の割当て，ページ切り替えの制御を行う必要がある．入力としてEFSMを
与え，FPGAに対する設定情報を出力とする，Greedy的初期割当てと局所的な改善か
らなる２段階割当てアルゴリズムを提案する．
Back